1.1 --- a/src/cpu/mips/vm/mips_64.ad Thu Feb 23 09:23:48 2017 -0500 1.2 +++ b/src/cpu/mips/vm/mips_64.ad Thu Feb 23 09:44:44 2017 -0500 1.3 @@ -10432,6 +10432,21 @@ 1.4 ins_pipe( ialu_regI_regI ); 1.5 %} 1.6 1.7 +instruct xorL2I_Reg_immI_M1(mRegI dst, mRegL src1, immI_M1 M1) %{ 1.8 + match(Set dst (XorI (ConvL2I src1) M1)); 1.9 + predicate(UseLoongsonISA); 1.10 + ins_cost(60); 1.11 + 1.12 + format %{ "xor $dst, $src1, $M1 #@xorL2I_Reg_immI_M1" %} 1.13 + ins_encode %{ 1.14 + Register dst = $dst$$Register; 1.15 + Register src = $src1$$Register; 1.16 + 1.17 + __ gsorn(dst, R0, src); 1.18 + %} 1.19 + ins_pipe( ialu_regI_regI ); 1.20 +%} 1.21 + 1.22 instruct xorL_Reg_imm_0_65535(mRegL dst, mRegL src1, immL_0_65535 src2) %{ 1.23 match(Set dst (XorL src1 src2)); 1.24 ins_cost(60);