1.1 --- a/src/cpu/mips/vm/mips_64.ad Mon Feb 20 22:04:56 2017 +0800
1.2 +++ b/src/cpu/mips/vm/mips_64.ad Mon Feb 20 22:13:56 2017 +0800
1.3 @@ -10865,7 +10865,7 @@
1.4 __ dsll(dst_reg, src_reg, shamt);
1.5 else
1.6 {
1.7 - int sa = low(shamt, 6);
1.8 + int sa = Assembler::low(shamt, 6);
1.9 if (sa < 32) {
1.10 __ dsll(dst_reg, src_reg, sa);
1.11 } else {
1.12 @@ -10890,7 +10890,7 @@
1.13 __ dsll(dst_reg, src_reg, shamt);
1.14 else
1.15 {
1.16 - int sa = low(shamt, 6);
1.17 + int sa = Assembler::low(shamt, 6);
1.18 if (sa < 32) {
1.19 __ dsll(dst_reg, src_reg, sa);
1.20 } else {
1.21 @@ -10928,7 +10928,7 @@
1.22 if (__ is_simm(shamt, 5)) {
1.23 __ dsll(dst_reg, src_reg, shamt);
1.24 } else {
1.25 - int sa = low(shamt, 6);
1.26 + int sa = Assembler::low(shamt, 6);
1.27 if (sa < 32) {
1.28 __ dsll(dst_reg, src_reg, sa);
1.29 } else {
1.30 @@ -10952,7 +10952,7 @@
1.31 if (__ is_simm(shamt, 5))
1.32 __ dsra(dst_reg, src_reg, shamt);
1.33 else {
1.34 - int sa = low(shamt, 6);
1.35 + int sa = Assembler::low(shamt, 6);
1.36 if (sa < 32) {
1.37 __ dsra(dst_reg, src_reg, sa);
1.38 } else {
