1.1 --- a/src/cpu/mips/vm/mips_64.ad Thu Apr 20 19:48:28 2017 +0800 1.2 +++ b/src/cpu/mips/vm/mips_64.ad Tue May 09 17:47:44 2017 +0800 1.3 @@ -11689,6 +11689,7 @@ 1.4 ins_pipe( pipe_slow ); 1.5 %} 1.6 1.7 +/* 1.8 instruct convD2L_reg_fast( mRegL dst, regD src ) %{ 1.9 match(Set dst (ConvD2L src)); 1.10 ins_cost(150); 1.11 @@ -11723,6 +11724,7 @@ 1.12 1.13 ins_pipe( pipe_slow ); 1.14 %} 1.15 +*/ 1.16 1.17 instruct convD2L_reg_slow( mRegL dst, regD src ) %{ 1.18 match(Set dst (ConvD2L src)); 1.19 @@ -11755,6 +11757,7 @@ 1.20 ins_pipe( pipe_slow ); 1.21 %} 1.22 1.23 +/* 1.24 instruct convF2I_reg_fast( mRegI dst, regF src ) %{ 1.25 match(Set dst (ConvF2I src)); 1.26 ins_cost(150); 1.27 @@ -11771,6 +11774,7 @@ 1.28 1.29 ins_pipe( pipe_slow ); 1.30 %} 1.31 +*/ 1.32 1.33 instruct convF2I_reg_slow( mRegI dst, regF src ) %{ 1.34 match(Set dst (ConvF2I src)); 1.35 @@ -11817,6 +11821,7 @@ 1.36 ins_pipe( pipe_slow ); 1.37 %} 1.38 1.39 +/* 1.40 instruct convF2L_reg_fast( mRegL dst, regF src ) %{ 1.41 match(Set dst (ConvF2L src)); 1.42 ins_cost(150); 1.43 @@ -11833,6 +11838,7 @@ 1.44 1.45 ins_pipe( pipe_slow ); 1.46 %} 1.47 +*/ 1.48 1.49 instruct convF2L_reg_slow( mRegL dst, regF src ) %{ 1.50 match(Set dst (ConvF2L src)); 1.51 @@ -11983,7 +11989,8 @@ 1.52 ins_pipe( fpu_regF_regF ); 1.53 %} 1.54 1.55 -// Convert a double to an int. If the double is a NAN, stuff a zero in instead. 1.56 +/* 1.57 + Convert a double to an int. If the double is a NAN, stuff a zero in instead. 1.58 instruct convD2I_reg_reg_fast( mRegI dst, regD src ) %{ 1.59 match(Set dst (ConvD2I src)); 1.60 1.61 @@ -12017,6 +12024,7 @@ 1.62 %} 1.63 ins_pipe( pipe_slow ); 1.64 %} 1.65 +*/ 1.66 1.67 instruct convD2I_reg_reg_slow( mRegI dst, regD src ) %{ 1.68 match(Set dst (ConvD2I src));